LPDDR6瓶颈，如何用多通道并列BERT/ATE进行产品验证

新的LPDDR6内存装置目前正被设计导入系统实作中，涵盖移动应用以及服务器应用。基于上一世代LPDDR与DDR接口的经验，业界现在正加倍投入于LPDDR6的测试与验证方法，而这可能对您的实验室与测试平台环境带来前所未有的影响！Introspect将协助客户解决这个紧迫且新兴的难题，透过这篇文章，你将了解LPDDR6位错误率测试(BERT)的挑战，以及Introspect M Series ATE-on-Bench &多通道并列BERT如何协助您进行LPDDR6的产品开发与验证。

LPDDR6界面架构

图1呈现了LPDDR6的方块图。单一内存通道由两组不同的脚位组成。首先，如图中蓝色区域所示，是命令总线(亦称为CA bus)。这通常是单向的，是帮助内存控制器将指令传送至内存装置的总线。接着，如图中橘色区域所示为数据总线(亦称为DQ bus)，这是内存装置与内存控制器之间进行写入与读取数据传输的通道。此总线通常是双向的。

图1：LPDDR6内存接口的简化示意图。

LPDDR6测试挑战

电气测试挑战

尽管LPDDR6大幅提升内存带宽与其他效能指针，但它也对确保高生产良率带来极大的压力。LPDDR6在使用BERT进行电气测试时仍带来许多新的挑战：

高速运作：LPDDR6的速度极高。虽然可以说大多数芯片对芯片接口如今都已达到每个脚位超过10Gbps的速度，但LPDDR6的速度挑战具有其独特性，特别是在标准规范限制的情况下，这一点将于后续说明。
单端(Single-ended)：不同于PCI Express或USB等接口，LPDDR6仍然是单端架构，且运作于非常低的电压。当这与单一内存封装中高密度脚位以及串扰的严重影响结合时，LPDDR6的单端特性意味着该接口必须以平行方式进行测试!!
双向(Bidirectional)：不仅LPDDR6的数据总线以极高速度运作，不仅是单端，而且还是双向的，其方向切换时间是以奈秒(ns)计算，而不是微秒或毫秒。这使得测试变得非常困难，因为大多数BERT架构速度较慢。
源同步频率(Source-synchronous clocking)：这表示任何BERT解决方案都必须支持源同步的讯号产生与源同步的讯号撷取，而目前业界大多数 BERT并不支持这一点。
Burst-mode传输：最后，即使上述挑战已经相当困难，LPDDR6如同前几代内存接口，依赖极短的Burst mode。Burst长度以奈秒计，而非微秒或毫秒，这意味着依赖频率与数据回复(CDR)的传统BERT无法用于测试此接口!!

LPDDR6瓶颈，如何用多通道并列BERT/ATE进行产品验证

图2：LPDDR6电气验证挑战摘要

协议测试挑战

或许比上述所有挑战更重要的是：要对LPDDR6接口进行电气层级的测试，首先必须进行训练(training)，而训练是透过一种相当复杂的协议互动来完成的。具体而言，需要解决以下挑战：

命令总线与数据总线训练：为了能够向LPDDR6装置发送指令(包含测试模式指令)，接口必须先完成训练。而且训练是针对整个内存总线，而不仅仅是单一脚位。
训练需要来自数据总线的回馈：此外，当透过LPDDR6装置的CA bus 发送训练指令时，来自待测装置(DUT)的响应通常会透过DQ bus返回。对LPDDR6装置执行训练的BERT必须具备足够的脚位，以同时覆盖CA bus与DQ bus!!
编码与数据完整性：随着速度的提升，LPDDR6协议中也需要加入一定程度的编码与数据。突发数据现在不仅仅包含简单的读写数据，还包含额外的信息。执行LPDDR6测试的BERT必须能够处理这些新的数据字段！

LPDDR6瓶颈，如何用多通道并列BERT/ATE进行产品验证

图3：LPDDR6 协定验证挑战摘要

LPDDR6瓶颈，如何用多通道并列BERT/ATE进行产品验证

图4：LPDDR6训练挑战示意，此挑战需要BERT拥有极大量通道

Introspect的M Series作为多通道并列BERT ATE测试解决方案

M Series是一款提供多通道、并列传输的高速测试系统平台，非常适合用于功能验证、大量数据收集以及特性分析。这个系统提供实验室等级的量测精度与准确性，但其规模是传统BERT解决方案无法达到的。同时，它们以自动测试设备(ATE)的方式进行控制程序化与操作，让完整功能测试与全速测试可透过完全自动化来实现。

M Series的混合特性，整合了BERT、ATE甚至可做为系统层级测试仪!! 使得他非常适合用于LPDDR6测试。在并列BERT连接方面，这系统提供标准同轴电缆接口，如图5所示。

LPDDR6瓶颈，如何用多通道并列BERT/ATE进行产品验证

图5：M Series，其同轴电缆接口，符合典型实验室BERT设置

M Series的每一个脚位都是一个完全可程序化的BERT信道，能够同时执行pattern generation与pattern detection功能。最值得注意的是，作为一个BERT，每个通道都能够注入各种物理参数与失真，用于接收端压力眼图测试，设备提供可注入与调整的物理参数如图6所示。

LPDDR6瓶颈，如何用多通道并列BERT/ATE进行产品验证

图6：M Series测试系统中每个通道可注入与调整的物理参数

总结

LPDDR6已经到来，而其测试需要大量的BERT通道。如本文的分享，LPDDR6的电气测试需要一种特殊且强大的BERT设备，同时也说明了协议训练(protocol training)为何需要建构在整个总线连接能力。最后，我们介绍了Introspect的M Series测试系统，以及在LPDDR6测试场景中，它如何作为一个多通道且并列的BERT，协助客户实现LPDDR6的电气验证与功能验证。

如果您正在进行LPDDR6项目，或是需要多通道并列BERT/ATE的项目，锐测电子与Introspect团队随时准备提供协助。

上一篇:无下一篇:MIPI新时代：从AI影像到XR的测试挑战